導(dǎo)讀 聯(lián)發(fā)科和臺積電今天宣布在3nm 芯片上進(jìn)行合作。該芯片制造商透露，其旗艦產(chǎn)品天璣 SoC 已采用臺積電 3 納米工藝技術(shù)流片。這標(biāo)志著聯(lián)
聯(lián)發(fā)科和臺積電今天宣布在3nm 芯片上進(jìn)行合作。該芯片制造商透露，其旗艦產(chǎn)品天璣 SoC 已采用臺積電 3 納米工藝技術(shù)流片。這標(biāo)志著聯(lián)發(fā)科首次開發(fā)采用3納米工藝的芯片。
根據(jù)公告中分享的詳細(xì)信息，新的 3nm 芯片組預(yù)計將于 2024 年某個時候進(jìn)入量產(chǎn)。這意味著它不會在今年上市，盡管它顯示了未來聯(lián)發(fā)科天璣驅(qū)動設(shè)備的前景。
臺積電歐洲和亞洲銷售高級副總裁 Cliff Hou 在一份聲明中表示：
聯(lián)發(fā)科技與臺積電在聯(lián)發(fā)科天璣 SoC 上的合作意味著業(yè)界最先進(jìn)的半導(dǎo)體工藝技術(shù)的力量可以像口袋里的智能手機一樣使用。
與臺積電當(dāng)前的 5 納米工藝相比，新的 3 納米技術(shù)在相同功率水平下性能提升了 18%。更重要的是，它可以在相同速度下節(jié)省高達(dá) 32% 的功耗，并將邏輯密度提高 60%。
雖然聯(lián)發(fā)科可能是第一個推出 3nm 芯片的公司，但蘋果準(zhǔn)備第一個通過A17 Bionic 芯片將其推向市場。今年 2 月，蘋果分析師郭明錤預(yù)計3nm 工藝將降低功耗高達(dá) 35%。